Publié hier

Ingénieur-Designer-RTL-FPGA-ASIC-SOC-F-H F/H

Entreprise

ELSYS DesignESN

Localisation

Cachan

Sur site

Type de contrat

CDI

Niveau

Rémunération

40 000 - 45 000€• Salaire annuel

Salaire du marché

Médiane du marché

50k€

Sous le marché

45k€fourchette habituelle60k€

Cette offre : 43k€

Basé sur 418 offres pour ce poste (tous niveaux, France, 3 dernières semaines). Fourchette habituelle 45k€–60k€, médiane 50k€. Cette offre (43k€) est sous la fourchette.

0vues

0clics

Description du poste

La mission consiste à prendre en charge le design de plusieurs blocs d'un circuit intégré et/ou du top level. Les principaux objectifs du poste sont : - Participer à la définition des fonctions et de l’architecture, - Description des modules à réaliser, - Implémentation de la des...

Plan d'action

Un plan personnalisé pour postuler intelligemment à cette offre.

À propos de l'entreprise

ELSYS DesignESN

Voir toutes les offres de ELSYS Design

Publié par

Recruteur

Intéressé par cette offre ?

Cliquez sur "Postuler" pour accéder à l'offre.