STAGE - Ingénieur(e) R&D - Démonstrateur embarqué d’approche satellitaire

Contexte :

Au sein du Pôle R&D, vous rejoignez l’équipe ASPERA qui travaille sur des solutions pour le guidage autonome de satellite afin d’effectuer des opérations de services en orbite pour optimiser le cycle de vie ainsi que la ré-usabilité des équipements. Afin de valoriser ces travaux, l’équipe conçoit régulièrement des démonstrateurs matériels présentés lors de salons professionnels du secteur spatial.

Objectifs de la mission :

1- Le stage vise à continuer la réalisation d’un démonstrateur matériel illustrant l’approche par vision embarquée du guidage autonome de satellite, destiné à être présenté au public lors de salons. Vous contribuerez à la réalisation du démonstrateur, du choix de la carte électronique, jusqu’à la mise en scène de la démonstration (affichage temps réel, interface de présentation 

2- Développer un modèle d’IA intégré en VHDL pur, généré à partir de la chaîne de compilation open-source FINN (Xilinx Research Labs), qui transforme un réseau de neurones quantifié (QNN) en IP RTL synthétisable sur carte AMD/ Xilinx UltraScale+.). Les travaux visent également à évaluer le compromis performance / consommation / ressources FPGA propre à une implémentation en VHDL pur, en comparaison des approches classiques basées DPU. 

Dans le cadre de ce stage, vous serez amené(e) à : 

Concevoir et réaliser un démonstrateur matériel destiné à des salons professionnels, illustrant l'approche satellite par vision embarquée

Prendre en main la chaîne de compilation FINN pour générer un accélérateur VHDL à partir d'un modèle quantifié (QNN)

Intégrer l'IP VHDL générée sur carte AMD/ Xilinx UltraScale+ et valider son fonctionnement en conditions réelles

Participer à l'intégration de la chaîne complète du démonstrateur : prétraitement, inférence (accélérateur VHDL), post-traitement et restitution visuelle.

Élève ingénieur en dernière année avec une spécialisation en électronique numérique, systèmes embarqués ou FPGA. Vous possédez de bonnes compétences en VHDL et une bonne culture des architectures FPGA, complétées idéalement par une première expérience en Python. Des connaissances en réseaux de neurones quantifiés (QNN constituent un atout. Vous êtes autonome, rigoureux(se), et motivé(e) par un projet concret allant de la conception matérielle jusqu’à la démonstration.